

Anexo C: Conexiones

1. Conectores TSA_FPGA

La siguiente tabla describe la relación de las señales de cada conector y su conexión.

Conector	Pin	Líneas	Pines-FPGA	Tipo
CON3_A	Señal 1	FPGA_I/O_39	83	Entrada / Salida
	Señal 2	FPGA_I/O_2	7	Entrada / Salida
CON3_B	Señal 1	FPGA_I/O_0	5	Entrada / Salida
	Señal 2	FPGA_I/O_5	10	Entrada / Salida
CON4_A	Señal 1	FPGA_I/O_6	11	Entrada / Salida
	Señal 2	FPGA_I/O_4	9	Entrada / Salida
CON4_B	Señal 1	FPGA_I/O_3	8	Entrada / Salida
	Señal 2	FPGA_I/O_1	6	Entrada / Salida
CON5_A	Señal 1	FPGA_I/O_20	54	Entrada / Salida
	Señal 2	FPGA_I/O_21	58	Entrada / Salida
CON5_B	Señal 1	FPGA_I/O_22	59	Entrada / Salida
	Señal 2	FPGA_I/O_27	65	Entrada / Salida
CON6_A	Señal 1	FPGA_I/O_29	67	Entrada / Salida
	Señal 2	FPGA_I/O_31	70	Entrada / Salida
CON6_B	Señal 1	FPGA_I/O_28	66	Entrada / Salida
	Señal 2	FPGA_I/O_30	69	Entrada / Salida
CON7_A	Señal	FPGA_I/O_10	37	Entrada / Salida
CON7_B	Señal	FPGA_I/O_9	36	Entrada / Salida
CON8_A	Señal	FPGA_I/O_8	35	Entrada / Salida
CON8_B	Señal	FPGA_I/O_7	30	Entrada / Salida
CON9_A	Señal	FPGA_I/O_23	60	Entrada / Salida
CON9_B	Señal	FPGA_I/O_24	61	Entrada / Salida
CON10_A	Señal	FPGA_I/O_25	62	Entrada / Salida
CON10_B	Señal	FPGA_I/O_26	64	Entrada / Salida
CON11_A	Canal ADC	AN3	ADC 3 del PIC	Entrada analógica
CON11_B	Canal ADC	AN4	ADC 4 del PIC	Entrada analógica
CON12_A	Canal ADC	AN0	ADC 0 del PIC	Entrada analógica
CON12_B	Canal ADC	AN1	ADC 1 del PIC	Entrada analógica
CNY 2,1	1,4,7,10	GND	-	-
	5,6	N.C.	-	-
	3,9	R-Pull up 220	-	-
	2	FPGA_IN_2	44	Entrada por medio de comparador
	8	FPGA_IN_1	42	
CNY 3,0	1,4,7,10	GND	-	-
	5,6	N.C.	-	-
	3,9	R-Pull up 220	-	-
	2	FPGA_IN_3	84	Entrada por medio de comparador
	8	FPGA_IN_0	2	

CON_IR	1,10	GND	-	GND
	2	FPGA_I/O_32	71	Entrada / Salida
	3	FPGA_I/O_34	73	Entrada / Salida
	4	FPGA_I/O_33	72	Entrada / Salida
	5	FPGA_I/O_35	78	Entrada / Salida
	6	FPGA_I/O_36	79	Entrada / Salida
	7	FPGA_I/O_37	80	Entrada / Salida
	8	FPGA_I/O_38	81	Entrada / Salida
	9	BATERIA	-	Batería
-		AN2	ADC 2 del PIC	Entrada analógica
Motor 1		EN_M1	39	Salida
		IN1_M1	38	Salida
		IN2_M1	47	Salida
Motor 2		EN_M2	51	Salida
		IN1_M2	49	Salida
		IN2_M2	50	Salida
Motor 3		EN_M3	53	Salida
		IN1_M3	48	Salida
		IN2_M3	52	Salida
JP1		AN0	ADC 0 del PIC	Conecta resistencia sensado motor 3
JP2		AN1	ADC 1 del PIC	Conecta resistencia sensado motor 2
JP4		AN3	ADC 3 del PIC	Conecta resistencia sensado motor 1

Los conectores tipo CON X: Parte B es abajo, y parte A arriba.

2. Bus de comunicaciones FPGA-PIC

Líneas	Pines-FPGA	Tipo
RD	28	Entrada
WR	27	Entrada
DIR/DATO	21	Entrada
CS	29	Entrada
AD0	25	Entrada / salida
AD1	24	Entrada / salida
AD2	23	Entrada / salida
AD3	22	Entrada / salida
AD4	19	Entrada / salida
AD5	18	Entrada / salida
AD6	17	Entrada / salida
AD7	16	Entrada / salida

3. Otras líneas importantes para la FPGA.

Líneas	Pines-FPGA	Tipo
CLK_0	1	Reloj
Reset_FPGA	3	Reset

4. Conexiones del módulo de entradas / salidas del sistema basado en TC_FPGA

- **Conectores de entrada salida.**

Los conectores de tipo PC-104 de 32x2 tienen numerados cada pin como muestra la figura C.1.




Fig C.1: Huella del conector tipo PC-104.

- **Plantilla PCB.**

El documento denominado “*Plantilla.PCB*” contiene el diseño pcb de una tarjeta




Fig C.2: Plantilla de colocación conectores entradas / salidas en la placa de tamaño determinado para generar nuevos diseños.

compatible para conectar con el sistema, de tamaño estándar y colocación adecuada de los conectores para su uso con el sistema basado en TC_FPGA.

• **Relación de conexiones.**

CON1

Pin conector	Correspondencia	Funcionalidad de la señal	Pin FPGA	Pin del micro
1, 21, 41, 61	Batería	Batería sistema	-	-
3,23,43,63	GND	Masa sistema	GND	GND
4 a 19, 55 y 56	No conectados	-	-	-
2	Reset_PIC	Reset del Pic	-	Reset μ C
20	I2C_SCL	Bus I2C	-	-
22	I2C_SDA		-	-
24	WR	Bus de comunicaciones entre PIC y FPGA, que puede ser usado para conectar más dispositivos	27	RE1
25	RD		28	RE0
26	CS		21	DE2
27	AD0		29	RD0
28	AD1		25	RD1
29	AD2		24	RD2
30	AD3		23	RD3
31	AD4		22	RD4
32	AD5		19	RD5
33	AD6		18	RD6
34	AD7		17	RD7
35	DIR / DATO			16
36	FPGA_I/O_7	Señales de entrada / salida de la FPGA	30	-
37	FPGA_I/O_8		35	-
38	FPGA_I/O_9		36	-
39	FPGA_I/O_10		37	-
40	FPGA_I/O_11		38	-
42	FPGA_I/O_12		39	-
44	FPGA_IN_1		42	-
45	CLK_1	Señal de reloj 2 para FPGA	43	-
46	FPGA_IN_2	Señales de entrada / salida de la FPGA	44	-
47	FPGA_I/O_13		47	-
48	FPGA_I/O_14		48	-
49	FPGA_I/O_15		49	-
50	FPGA_I/O_16		50	-
51	FPGA_I/O_17		51	-
52	FPGA_I/O_18		52	-
53	FPGA_I/O_19		53	-
54	FPGA_I/O_20		54	-
57	FPGA_I/O_21		58	-
58	FPGA_I/O_22		59	-
59	FPGA_I/O_23		60	-
60	FPGA_I/O_24	61	-	
62	FPGA_I/O_25	62	-	
64	FPGA_I/O_26		64	-

CON2

Pin	Correspondencia	Funcionalidad de la señal	Pin FPGA	Pin del micro.
2,22,42,62	GND	Batería sistema	-	-
4,24,44,64	Batería	Masa sistema	GND	GND
5 a 13, 23,25 a 32	No conectados	-	-	-
1	TX_EXT	Puerto serie con niveles RS-232	-	C7+adaptador
3	RX_EXT		-	C6+adaptador
14	GND	Anillo de guarda para los conversores	-	-
15	GND		-	-
16	AN4	Conversores μ C	-	RA5
17	AN3		-	RA3
18	AN2		-	RA2
19	AN1		-	RA1
20	AN0		-	RA0
21	GND	Anillo de guarda para los conversores	-	-
33	FPGA_I/O_6	Señales de entrada / salida de la FPGA	11	-
34	FPGA_I/O_5		10	-
35	FPGA_I/O_4		9	-
36	FPGA_I/O_3		8	-
37	FPGA_I/O_2		7	-
38	FPGA_I/O_1		6	-
39	FPGA_I/O_0		5	-
40	RESET_FPGA	Reset de la FPGA	3	RA4
41	FPGA_IN_0	Señales de entrada / salida de la FPGA	2	-
43	FPGA_I/O_39		83	-
45	FPGA_IN_3		84	-
46	FPGA_I/O_38		81	-
47	FPGA_I/O_37		80	-
48	FPGA_I/O_36		79	-
49	FPGA_I/O_35		78	-
50	NCEO	Para conectar varias FPGAs y configurar en serie	75	-
51	TCK	JTAG	77	-
52	TMS		57	-
53	TDI		15	-
54	TDO		74	-
55	FPGA_I/O_34	Señales de entrada / salida de la FPGA	73	-
56	FPGA_I/O_33		72	-
57	FPGA_I/O_32		71	-
58	FPGA_I/O_31		70	-
59	FPGA_I/O_30		69	-
60	FPGA_I/O_29		67	-
61	FPGA_I/O_28		66	-
63	FPGA_I/O_27		65	-